АЛУНазначение АЛУ. Арифметическо–логические устройства предназначены для выполнения арифметических и логических операций над n–разрядными операн­дами А = An–1     ... A1A0  и В = Bn–1 ... B1B0.

Вид выполняемой операции задается:

●     битом М (Mode — режим), позволяющим выбрать арифметическую (М = 0) или логическую (M = 1) операцию;

●     4–разрядным кодом Е3Е2Е1Е0, позволяющим выбрать одну из 16 арифметиче­ских и 16 логических операций. Логические операции над операндами A иB выполняются поразрядно:

¯A = ¯A3¯A2¯A1¯A0, ¯B = ¯B3¯B2¯B1¯B0,

A * B = (A3* B3)(А2 * В2)(А1 * В1)(А0 * В0),

где символом « * » обозначена любая двуместная операция алгебры логики (ИЛИ, И, ИЛИ–НЕ, И–НЕ, исключающее ИЛИ и др.).

Помимо операндов на вход АЛУ подается сигнал переноса С0. Результат вы­полнения операции снимается с выходов в виде функций Fi(i=0,1,2,3) для от­дельных разрядов.

Рассмотрим особенности АЛУ на примере 4–разрядных устройств. Основой для построения АЛУ служат СУММАТОРЫ с ускоренным переносом.

Принцип построения сумматоров. В много­разрядных сумматорах для сложения отдельных разрядов (начиная с младшего) двоичных чисел используются полные одноразрядные суммато­ры. На входы сумматора поступают сигналы Ai, Bi, 1–го разряда и сигнал Сi переноса из предыду­щего разряда, а с выхода снимаются сигналы текущего разряда Si суммы и переноса Ci+1 в следующий разряд.

рис. 4.2.1

Правила функционирования полного сумма­тора отображены в табл. 4.2.1.

Воспользовавшись табл. 4.2.1 и картой Карно (рис. 4.2.1) составим выражения для суммы и вы­ходного сигнала переноса:

Si = CiBi  Ai,                      

(4.2.1)

Ci+1 = CiBi٧CiAi٧BiAi1 = Gi٧PiCi,

(4.2.2)

где символами и ٧ обозначены операции сложения по модулю два и логического сложения.

Из (4.2.2) следует, что:

●     сигнал Gi = Ai . Bi = 1 вырабатывается (генерируется) при наличии обоих сигналов в данном разряде (т.е. перенос происходит при Аi= Вi = 1), поэтому он называется функцией генерации переноса;

●     сигнал Рi = Ai v Bi  = 1 разрешает прохождение пе­реноса Сi = 1 на выход, поэтому он называется функцией распространения переноса. Используя (4.2.2), запишем следующие выраже­ния для сигналов переноса:

C1 = G0٧P0C0C2 = G1٧P1C1 = G1٧P1G0٧P1P0C0,

C3 = G2٧P2C2 = G2٧P2G1٧P2P1G0٧P2P1P0C0;

(4.2.3)

C4 = G3٧P3C3 = G3٧P3G2٧P3P2G1٧P3P2P1G0٧P3P2P1P0C0 = G٧PC0

(4.2.4)

Выражения (4.2.3), (4.2.4) свидетельствуют о том, что для получения сигналов переноса Сi+1 (i = 0, 1, 2, 3) достаточно располагать функциями Gi, Рi (по сути, входными сигналами Ai, Bi разрядов слагаемых) и сигналом внешнего переноса С0. Они описывают двухступенчатые комбинационные устройства, в первой ступени которых формируются логические произведения, а во второй — логиче­ские суммы. Поэтому можно считать, что сигналы всех переносов будут сформи­рованы одновременно и за более короткий промежуток времени, чем в схеме многоразрядного сумматора с последовательным переносом.

Рассмотренный способ формирования переносов часто называется парал­лельным, а сумматоры, построенные по этому способу, — сумматорами с параллельным переносом.

рис. 4.2.2

Используя соотношения (4.2.3), (4.2.4), можно построить схему ускоренного (параллельного) переноса для 4–разрядного сумматора (рис. 4.2.2). Как видно из рис. 4.2.2, схема ускоренного переноса с помощью входных сигналов С0, Gi, Pi(i = 0, 1, 2, 3) формирует переносы в старшие разряды С1...С4, а также функции генерации G и распространения P переносов, используемые при групповом включении 4–разрядных сумматоров.

табл. 4.2.1Отметим, что на основе 4–разрядных сумматоров можно построить сумматоры с разрядностью 8, 12, 16 и т. д. с параллельным групповым переносом.

Функции АЛУ. Для выполнения логических операций и расширения функцио­нальных возможностей рассмотренного выше сумматора примем следующие меры:

●     путем замены в (4.2.1) Сi на  Сi  ٧ M создадим условия для блокировки пере­носа (при M = 1 перенос блокируется);

●     вместо разрядов  Аi и Вi  операндов А и В в (4.2.1) будем использовать функции

fiA = E1 ¯B1٧E0Bi  Ai;   fiB = E3 ¯BiAi٧E2BiAi.

(4.2.5)

Принимая в (4.2.1) Si = Fi получаем следующее выражение для описания функций АЛУ:

Fi = (E3BiAi٧E2 ¯BiAi) (E1 ¯Bi٧E0Bi٧Ai) (Ci٧M).

 (4.2.6)

 

При М = 0 выражение (4.2.6) позволяет выявить 16 арифметических операций, а при M = 1 – 16 логических операций, выполняемых АЛУ. Вид выполняемой арифметической и логической операции определяется 4–разрядным кодом E3E2E1E0.

 

табл. 4.2.2

В табл. 4.2.2 приведены преобразования походных выражений (4.2.6) и конеч­ные выражения (графы М = 0 и M = 1) для операций Fi АЛУ над отдельными разрядами Ai и Bi операндов. Для преобразований использовались следующие формулы:

b a = b ¯a ٧¯b a = ¯ (b a ٧¯b ¯a);    b 1 = ¯b;

b b = 0;   b ٧ a = ¯ (¯b ¯a);   ba = ¯ (¯b ٧¯a);

Для перехода к операциям над операндами следует в полученных выражениях заменить Aiна A, Bi на B, Ci на С0 = 000С0, 0 на 0000, 1 на 1111, а для арифмети­ческих операций (М = 0) дополнительно — символ на знак « + » арифметического сложения.

табл. 4.2.3

Операции,  выполняемые АЛУ над входными операндами,  приведены в табл. 4.2.3. При описании операций использовались следующие обозначения;

    А, В — входные 4–разрядные операнды;

●     0 = 0000, 1 = 1111 — 4–разрядные операнды со значениями каждого разряда, равными 0 и 1 соответственно;

●     С0 = 000С0 — 4–разрядный операнд, самый младший разряд которого за­действован для входного сигнала переноса;

●     знак « + » для операции арифметического сложения операндов;

●     символы ٧, &, для операций логического сложения, умножения и исключа­ющего ИЛИ операндов;

    ¯А, ¯В — поразрядное инвертирование операндов А, В.

АЛУ является универсальным устройством с точки зрения выполнения логи­ческих операций, так как выполняет все 16 возможных логических операций над двумя переменными.

Отметим некоторые особенности арифметических операций. Для расширения функциональных способностей АЛУ:

    предусмотрена возможность реализации арифметических операций со зна­чениями входного сигнала переноса С0 = 0 и С0 = 1. При С0 = 1 на входе АЛУ появляется дополнительный операнд 0001;

    большинство арифметических операций совмещено с предварительно вы­полненными логическими операциями. С этой точки зрения весьма полезной является операция А + B + С0 (i = 6), которая при С0 = 0001 позволяет полу­чить разность операндов А – В с представлением результата в дополнитель­ном коде. При А = 0000 и С0 = 0001 с помощью этой операции формируется дополнительный код операнда в. Для представления операнда в дополни­тельном коде можно использовать и другие операции, например (А v B) + С0 (i = 2);

●     имеется операция сложения двух одинаковых операндов: А + А + С0 (i = 12). При выполнении этой операции производится сдвиг операнда А на один раз­ряд влево (в сторону старших разрядов) с записью в младший разряд значе­ния сигнала входного переноса С0. Указанный сдвиг обусловлен увеличением числа А в 2 раза, что равносильно операции умножения на 2, а следовательно, для двоичных чисел сдвигу влево йа один разряд;

●     имеется операция А + С0 (i = 0), которая при С0 = 0001 аналогична операции инкрементации (увеличения на +1), выполняемой счетчиками.

Принципы формирования переносов. Запишем полученное выше выраже­ние (4.2.2) для переноса в (i + 1)–й разряд в виде

Ci+1 = Gi٧PiCi = fiA.fiB٧ (fiA٧fiB ) . Ci,

(4.2.7)

где fiA , fiB  — функции, определяемые соотношениями (4.2.2), используются в АЛУ вместо Ai и Bi.

На основании (4.2.5) и (4.2.7) запишем выражения для функций генерации и распространения переноса с учетом того, что Х.Х = Х, Х.¯Х = 0,   X ٧ 1 = 1:

Gi = fiA . fiB = (E1¯Bi  ٧E0B٧ Ai) . (E3Bi Ai ٧ E2 ¯Bi Ai) =

= E1E2 ¯Bi Ai ٧ E0E3BiAi ٧ E3BiAi ٧ E2 ¯Bi Ai =

= (E1 + 1)E2 ¯Bi Ai ٧ (E0 + 1)E3BiAi = E3BiAi ٧ E2 ¯Bi Ai) = fiB,

(4.2.8)

pi = fiA  ٧fiв= E1¯Bi ٧E0Bi ٧Ai ٧E3Bi Ai ٧E2 ¯Bi Ai =

= E1¯Bi ٧E0Bi ٧Ai (1 ٧E3Bi Ai  ٧  E2 ¯Bi Ai) =  E1¯Bi ٧E0Bi  ٧Ai  = fiA ,

(4.2.9)

Как следует из выражений (4.2.6), (4.2.8), (4.2.9), функции Fi, выполняемые АЛУ, функции генерации Gi и распространения Рi переноса могут быть сформиро­ваны в одном устройстве, которое назовем формирователем.

Принципы построения АЛУ. Арифметическо–логическое устройство подобно 4–разрядному сумматору можно представить как совокупность четырех идентич­ных формирователей Ф0–Ф3 и схемы ускоренного переноса. Работа формирователей АЛУ описывается функциями (4.2.6), (4.2.8), (4.2.9). Схема формирователя, построенная в соответствии с выражением (4.2.6), изображена на рис. 4.2.3. На входы формирователя подаются:

рис. 4.2.3

●     сигналы i–х разрядов операндов (Аi, Вi) и переноса Ci;

●     сигнал М выбора вида выполняемой операции (арифметической М  = 0 или ло­гической М =  1);

●     4–разрядный код Е3Е2Е1Е0 выбора выполняемой арифметической или логиче­ской операции.

С выхода формирователя снимаются:

●     результат выполненной операции для i–го разряда в виде функции

●     сигналы для формирования переноса Сi+1, в следующий разряд в виде функ­ций генерации и распространения переноса

Gi = E3BiAi٧E2 ¯BiAi ,    pi= E1¯Bi٧E0Bi٧Ai.

 

При E3 = 1, E2 = 0, E1 = 0, Е0 = 1 (табл. 4.2.3, i = 9 — операция сложения двух операндов) получаем известные функции генерации и рас­пространения переноса для прямых операндов А и B, при E3 = 0, Е2 = 1, Е1 = 1, Е0 = 0 (табл. 4.2.3, i = 6) — функции генерации и рас­пространения переноса для прямого А и ин­версного ¯В, операндов.

Устройство переноса строится по схеме, приведенной на рис. 4.2.2, так как выражение (4.2.7) переноса в (i + 1)–й разряд для АЛУ имеет такой же вид как для сумматора. Снима­емые с его выходов сигналы G, P предназначе­ны для организации группового параллельного переноса при построении 8–, 12–, 16–разряд­ных АЛУ на основе рассматриваемого 4–раз­рядного АЛУ.

рис. 4.2.4

 

Структурная схема 4–разрядного АЛУ изоб­ражена на рис. 4.2.4. Условное графическое обозначение 4–разрядного АЛУ приведено на рис. 4.2.5.

рис. 4.2.5


Рекомендуйте эту статью другим!



рис. 3.25
дек 29, 2016 554

Особенности выходных каскадов цифровых микросхем

Часто возникает необходимость подключения выходов нескольких цифровых микросхем к одной…
Микроконтроллеры MCS51
дек 01, 2015 1125

Микроконтроллеры MCS–51. Блок последовательного интерфейса, блок таймеров, блок прерываний. Часть 2.

Блок последовательного интерфейса. Назначение и состав блока. Блок последовательного…
Электропроводка в подвалах и чердаках 2
дек 09, 2013 1399

Электропроводка в подвалах и чердаках

В первую очередь, следует отметить, что подвальные и чердачные помещения принадлежат к…
рис. 2.78 а
дек 02, 2016 621

Сглаживающие фильтры

Выпрямленное напряжение имеет существенные пульсации, поэтому широко используют…
янв 31, 2013 4718

Муфты силовых кабелей, соединительные, концевые, марки, конструкция муфт

Для оконцевания кабелей, а также для соединения строительных длин кабелей применяются…